Дизајн матичне плоче је критичан и дуготрајан задатак, а сваки проблем који се појави захтева од инжењера да испитају цео дизајн, мрежу по мрежу, компоненту по компоненту. Може се рећи да дизајн штампаних плоча захтева ниво пажње не мањи од дизајна чипа.
Типичан процес пројектовања штампаних плоча састоји се од следећих корака.
Прва три корака одузимају највише времена, јер је шематска провера ручни процес. Замислите СоЦ плочу са 1000 или више веза. Ручна провера сваке жице је дуг и досадан задатак. У ствари, готово је немогуће проверити сваку жицу, што може довести до проблема са завршном плочом, као што су погрешне жице, суспендовани чворови итд.
Фаза шематског снимања генерално се суочава са следећим врстама проблема.
● Подвуци грешке: нпр. АПЛЛВДД и АПЛЛ_ВДД
● Проблеми који разликују велика и мала слова: нпр. ВДДЕ и вдде
● Правописне грешке
● Проблеми са кратким спојем сигнала
● И још много тога
Да бисте избегли ове грешке, требало би да постоји начин да се цела шема провери за неколико секунди. Овај метод се може применити помоћу шематске симулације, што се још увек ретко виђа у тренутном процесу дизајна плоче. Шематска симулација омогућава да се коначан излаз посматра на потребним чворовима, тако да може аутоматски да провери све проблеме са везом.
Ово је објашњено у наставку са примером пројекта.
Размислите о типичном блок дијаграму штампане плоче.
Слика 1
У сложеном дизајну плоче, број прикључака може достићи хиљаде, а врло мали број измена ће вероватно изгубити много времена на проверу.
Шематска симулација не само да штеди време дизајна, већ и побољшава квалитет плоче и повећава ефикасност целог процеса.
Типичан уређај који се тестира (ДУТ) има неке од следећих сигнала.
Слика 2
ДУТ ће имати различите сигнале након неког претходног подешавања и има различите модуле, као што су регулатори, оп-појачала, итд., за подешавање сигнала. Размотримо пример сигнала напајања добијеног преко регулатора напона.
Слика 3: Шема узорка плоче.
Да би се проверили односи везе и извршила општа провера, користи се шематска симулација. Шематска симулација се састоји од креирања шеме, креирања тестбенцх-а и симулације.
Током креирања тестбенцх-а, сигнал побуђивања се даје неопходним улазима, а затим се резултати излаза посматрају на сигналној тачки од интереса.
Горњи процес се може применити повезивањем сонди са чворовима који се посматрају. Напони и таласни облици чворова могу указивати на то да ли шема има грешке или не. Све сигналне везе се аутоматски проверавају.
Слика 4: Шематски тест и вредности симулације за сваки чвор.
Погледајмо део горњег дијаграма, где су јасно видљиви чворови и испитани напони.
Тако уз помоћ симулације можемо директно посматрати резултате и потврдити да ли је шема плоче исправна. Поред тога, истраживање промена дизајна може се постићи пажљивим подешавањем побудног сигнала или вредности компоненти. Тако симулација шеме штеди много времена дизајнерима плоча и дамама и повећава шансе за исправност дизајна.
Чланак је репродукован са мреже, ако постоји било какво кршење, контактирајте нас да га избришемо, хвала.